תיאור המשרה:
מהנדס/ת FPGA/ASIC, קידוד ב-Verilogהצטרפות לצוות של 4 מהנדסים האחראי על ליבת המוצר ולקחת את הפיתוח מקצה לקצה משלב ה-Design עד שלב המימוש. כתיבת בטכנולוגיות הכי חדשניות ב-Cloud. כל הפיתוח נעשה ב-Cloud ללא רכיבים פיזיים. מאפשרים רק יום עבודה מהבית.
דרישות המשרה:
לפחות 4 שנות ניסיון בפיתוח FPGA/ASIC בשפת Verilog/SystemVerilog- חובה
יכולת להתמודד עם בעיות מורכבות וקשות לפתרון ברמת החומרה – חובה
היכרות עם סינטזות, Place & Route – יתרון
על החברה
חברת SU המפתחת מנוע להרצת אלגוריתמים לארגונים בהם יש כמויות גדולות של Data והפתרון של החברה הוא פיתוח מנועי האצה.גייסו עד כה 7.5 מיליון דולר ויש להם 3 לקוחות משלמים.המוצר משלב תוכנה,Cloud,Data Analitics וה-CORE זה החומרה(FPGA).